Обзор семейств микроконтроллеров

- возможность программного снижения частоты тактового генератора (не во всех моделях).

Характеристики процессора:

- полностью статическая архитектура;

- АЛУ подключено непосредственно к регистрам общего назначения;

- большинство команд выполняются за один машинный цикл;

- многоуровневая система прерываний; поддержка очереди прерывании;

- до 27 источников прерываний (из них до 8 внешних);

- наличие программного стека во всех моделях семейства;

- наличие аппаратного умножителя.

Характеристики подсистемы ввода/вывода:

- программное конфигурирование и выбор портов ввода/вывода;

- выводы могут быть запрограммированы как входные или как выходные независимо друг от друга;

- возможность подключения ко всем входам внутренних подтягивающих резисторов.

Периферийные устройства:

- 8-разрядные таймеры/счетчики (таймеры Т0 и Т2). В ряде моделей эти таймеры/счетчики могут работать в качестве часов реального времени (в асинхронном режиме);

- 16-разрядные таймеры/счетчики (таймеры T1 и Т3);

- сторожевой таймер WDT;

- генераторы сигнала с ШИМ разрядностью 8 бит (один из режимов работы 8-разрядных таймеров/счетчиков Т0 и Т2);

- одно-, двух- и трехканальные генераторы сигнала с ШИМ регулируемой разрядности (один из режимов работы 16-разрядных таймеров TI и ТЗ). Разрешение ШИМ-сигнала для разных моделей составляет от 8 до 10 бит или от 1 до 16 бит;

- аналоговый компаратор;

- многоканальный 10-разрядный АЦП как с несимметричными, так и с дифференциальными входами;

- полнодуплексный универсальный асинхронный приемопередатчик (UART);

- полнодуплексный универсальный синхронный/асинхронный приемопередатчик (USART);

- последовательный синхронный интерфейс SPI;

- последовательный двухпроводной интерфейс TWI.

Ядро микроконтроллеров AVR семейства Mega, выполнено по усовершенствованном RISC-архитектуре (enhanced RISC). Арифметико-логическое устройство (АЛУ), выполняющее все вычисления, подключено непосредственно к 32-м рабочим регистрам, объединенным в регистровый файл.

В микроконтроллерах AVR реализована гарвардская архитектура, которая характеризуется раздельной памятью программ и данных, каждая из которых имеет собственные шины доступа к ним. Такая организация позволяет одновременно работать как с памятью программ, так и с памятью данных. Разделение шин доступа позволяет использовать для каждого типа памяти шины различной разрядности, причем способы адресации и доступа к каждому типу памяти также различны.

Перейти на страницу: 1 2 3 

Другое по теме:

Моделирование электронного расширителя стереобазы с помощью программного пакета OrCAD 9.2
Возможность компьютерного моделирования электронных устройств открывает перед нами широкие возможности в изучении их характеристик, не прибегая к дорогостоящим и достаточно трудоемким затратам на реальные физические экспе ...

Разработка лабораторного макета для исследования мультиплексоров
Мультиплексором называют устройство, предназначенное для передачи сигналов с любого из входов на одну общую выходную шину. Вход, с которого сигнал передается на выход, выбирают в зависимости от значения управляющего сигнала, ...

©  www.techvarious.ru - 2020