Последовательный связной интерфейс

Последовательный связной интерфейс (SCI) является подсистемой последовательного ввода / вывода, доступной во многих микроконтроллерах производства фирмы Motorola. Контроллер последовательного асинхронного интерфейса SCI по функциональному назначению можно отнести к модулям типа UART.

Модуль SCI обеспечивает полнодуплексный асинхронный режим обмена, при котором прием и передача данных могут происходить одновременно.

Линии приема и передачи физически разделены. Модуль состоит из двух независимых подсистем: приемника (Transmitter) и передатчика (Receiver). Каждое из устройств имеет свой бит разрешения работы: TE и RE соответственно. Основу каждой подсистемы составляет сдвиговый регистр и параллельный регистр буфера данных.

Модуль SCI допускает различные скорости приема и передачи данных. Скорость передачи данных определяется генератором модуля SCI. Этот генератор состоит из общего для приемника и передатчика предварительного делителя частоты тактирования межмодульных магистралей и двух независимых делителей частоты приемника и передатчика. Вследствие этого, скорости передачи и приема данных могут различаться. Скорость передачи данных следует определить по формуле:

, где

коэффициент деления предварительного делителя, NP=1,3,4,13;коэффициент деления делителя передатчика, NT=1,2,4,8,16,32,64,128.

Значения коэффициентов NP и NT определяются установкой соответствующих разрядов в регистре скорости передачи BAUD.

Обеспечивает два стандартных кадра обмена в асинхронном режиме: 10-битный и 11-битный. На рис. 1.1 представлена временная диаграмма 10-битного кадра: 8 бит данных передаются вслед за стартовым битом, начиная с младшего D0; завершает передачу стоповый бит. Логические уровни для передачи стартового бита (низкий) и стопового бита (высокий) формируются аппаратными средствами передатчика. Приемник распознает начало передачи нового кадра по изменению уровня сигнала на входе RXD с высокого, который может длиться сколь угодно долго, на низкий.

Рисунок 1.1 - Временная диаграмма 10-битного кадра

Передаваемая в кадре полезная информация длиною в один байт кодируется с использованием без возвращения к нулю (БВН) кода.

Рисунок 1.2 - Пример представления двоичной последовательности в коде БВН

Код без возвращения к нулю отображает последовательность двоичных битов последовательностью уровней напряжения, постоянных на интервале каждого передаваемого двоичного разряда (рис. 1.2).

Однако может быть использовано решение, при котором информация кодируется семью битам D6…D0, а старший бит D7 используется для контроля правильности приема. С этой целью передающий МК кодирует бит паритета D7 из условия четного (контроль на четность) и нечетного (контроль на нечетность) числа единиц в передаваемом слове, а принимающий МК производит проверку принятого кода. Следует заметить, что не все модули типа UART 8-разрядных МК имеют опцию автоматического формирования бита паритета.

Временная диаграмма 11-битного кадра асинхронного обмена представлена на рис. 1.3: 9 бит данных обрамляются одним стартовым и одним стоповым битом. Старший бит D8 помещается или передается в один из регистров управления модулем. Рассматриваемый формат представления кадра обычно используется для организации протокола обмена верхнего уровня в локальных сетях на основе нескольких МК.

Перейти на страницу: 1 2

Другое по теме:

Разработка лабораторного макета для исследования мультиплексоров
Мультиплексором называют устройство, предназначенное для передачи сигналов с любого из входов на одну общую выходную шину. Вход, с которого сигнал передается на выход, выбирают в зависимости от значения управляющего сигнала, ...

Однокаскадные усилители
Исходные данные для расчета выбираются в соответствии с вариантом и содержат вид транзистора (ПТ - полевой, БП - биполярный транзисторы), схему включения транзистора (ОЭ, ОИ, ОБ и т.п.), положение рабочей точки транзистора, н ...

©  www.techvarious.ru - 2021